PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-245167

(43)Date of publication of

26.10.1987

application:

(51)Int.Cl.

G01R 31/28

(21)Application

61-087492

(71)

ANRITSU CORP

number:

Applicant:

(22)Date of filing:

16.04.1986


(72)Inventor: SAITO SUMIO

(54) PULSE OUTPUT APPARATUS

(57) Abstract:

PURPOSE: To render an output pulse signal and an offset voltage variable over a wide frequency band by using a source grounded logic circuit, such as an FET or the like, as a fundamental circuit for performing a switching operation.

CONSTITUTION: In a source grounded logic circuit 21, an FET 21a having no majority carrier storage effect when saturated is used as a switching element. Offset control means 24, responsive to an offset control signal inputted from outside, determines the drain voltage of the circuit 21 to control an offset voltage. Amplitude control means 26 adds an amplitude control signal inputted from outside and the offset control signals. The means 26, using a resulted addition output signal, defines the source voltage of the circuit 21 and makes its output amplitude variable. Tracking means 23, receiving the addition output signal, always sets the gate bias of the circuit 21 to an optimum value. Thus, the FET can be surely operated in a stable condition while keeping the voltage between a gate and a source constant regardless of an input signal.



19 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭62-245167

(i) Int Cl. 1

識別記号

庁内整理番号

❸公開 昭和62年(1987)10月26日

G 01 R 31/28

R - 7807 - 2G

審査請求 未請求 発明の数 1 (全8頁)

パルス出力装置 60発明の名称

> ②特 願 昭61-87492

②出 願 昭61(1986)4月16日

砂発 明 者 斉 藤 澄夫 東京都港区南麻布5丁目10番27号 アンリッ株式会社内

①出 願 人 アンリッ株式会社 東京都港区南麻布5丁目10番27号

30代 理 人 弁理士 鈴江 武彦 外2名

1. 発明の名称

パルス出力装置

2. 特許額求の範囲

飽和時に多数キャリアの蓄積効果の無いスイッ チングス子をソース接地形として機成したソース 後地形論理回路と、

外部から入力されるオフセット制御信号に応動 して前記ソース接地形論理回路のドレイン選圧を 決定してオフセット電圧を制御するオフセット制 御手段と、

外部から入力される振幅制御信号と前記オフセ ット制御信号とを加算し、この加算出力信号を用 いて前記ソース接地形論理回路のソース環圧を頂 定し、該ソース接地形論理回路の出力振幅を可変 する振規制御手段と、

前記加舞出力信号を受領して前記ソース接地形 論理回路のゲートバイアスを常に最適な値に設定 するトラッキング手段と

を具備したことを特徴とするパルス出力装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、パルス出力装置に係わり、特に高周 波領域においても出力振幅およびオフセット電圧 の変化幅を大きく可変できるバルス出力装置に関 する。

(従来の技術)

近年、PCM(パルス符号変調)適倡における データ情報量のG (ギガ)ピット化、G a A S を 用いた論理集積回路、超高速雷込み説出し可能な RAM(ランダム・アクセス・メモリ)等の研究 開発が進められている。このような超高速により デジタル動作する半導体素子又は装置の動作試験 をするためにパルス波形状の試験用信号を出力す る装置が必要となってくる。

この試験用信号は周波数及びデータの種類を種 々に変化できることは勿論のこと、被試験物とも ての半導体素子又はこれ等を相込んだ装置の入力 **版幅およびスレッショルド電圧の余裕度を調べる** ために、前記試験用信号のパルス振幅およびオフ セット電圧が任意に可変できることが必要不可欠 である。

従来、このような試験用バルス信号を出力するバルス出力装置としては、第4回に示すように、一対のトランジスタ1a、1bのエミッタ

(FETの場合にはソース)を互いに共通接続し、 非数和領域でスイッチング動作する差動論理回路 2が広く使用されている。すなわち、この差動論 理回路2を構成する一対のトランジスタ1 a.

1 bのエミッタ共通接続即側が定電筬回路3に接続され、各コレクタはそれぞれ負荷抵抗4 a . 4 bを介してオフセット制御回路5 に接続されている。また、各トランジスタ1 a . 1 b のペースには図示するように極性が互いに異なるパルスほ母を入力する入力端子6 a . 6 b が接続され、ランジスタ1 b のコレクタには出力パルスほ母を取り出す出力端子7が設けられている。

このように関収されたパルス出力装置において、 出力増子7から出力される出力パルス信号の振幅 は、入力増子8から入力される振幅制御信号にて

トランジスタ1a、1bの沸過時のコレクタ・エミッタ間電圧Vc(FETの場合にはドレイン・ソースの選びにV。)が低くなる。一般に、トランジスタの高周波領域における利得および位相特性を示すトランジション周波数で、は前記コレクタ・エミッタ間電圧Vcが低くなる程小さくなる。その結果、出力パルス信号の振幅を大きくなり、次形特性が劣化する問題が生じる。

制御される定電流回路3により定まるエミッタ電流値 [15]とトランジスタ 1 b の負荷抵抗 4 b の抵抗値 R 4 との積(f e R 4)により決定される。したがって、振幅制御信号を変化させることにより、所望の振幅値を得ることができる。

また、オフセット制御回路5は入力端子9から 入力されるオフセット制御信号に対応したオフセット制御信号に対応した中かり ット電圧を出力し、負荷抵抗4a,4bに印かするので、出力端子7から出力される出力パル調子3から出力される出力パリット 景のオフセット電圧は、前記オフセット制御信号 に比例した値となる。したがって、オフセット 制信号を変化させることにより所望のオフセット 電圧を得ることができる。

しかしながら、第4回に示す差動論理回路2で 構成されたパルス出力装置においては次のような 問題がある。すなわち、出力パルス信号のオフセット電圧を一定に保ったまま振幅のみを大きく変 える場合、振幅制御信号の電圧を大きくし定電流 回路3によりエミッタ電流値 I E を大きくなると、

低下するので、リンギング現象は発生しなくなるが、ウトリノウ下がり時間が長くなる問題がある。

このように出力パルス信身の抵傷又はオフセット電圧を変化させると、トランジスタ1a, 1bのトランジション周波数 fr が変化するため、立上り時間/立下がり時間およびリンギング現象等が出力パルス 信身のパルス 周期に対して 問題となるような 西周波領域においては使用できない欠点があった。

さらに、登動論理回路を構成するトランジスタ 1 a. 1 bとしてGaAs FETを使用した場合、FETのドレイン・ソース間の定格電圧はロー般のシリコン・トランジスタのコレクタ・エミッタ間の定格電圧に比例して低くなるために、出力パルス信号におけるオフセット電圧の可要範囲を広くとれない問題がある。

そこで、以上のような問題を解決するために、 従来、第5回に示すようなパルス出力装置が提案 されている。すなわち、差動論理回路12のトラ ンジスタ116のコレクタは可変減衰器14の入 カザ子に接続され、一方、出身を介しており、 15を介しており、ルスには、カウクタのをおいるとして、カウクタのをおり、カウクタのをおり、 16へ後がしてオフリクタののはは終れる。 17 aを介してオフリクタのはは終れる。 17 aを介してオフリクタのはは終れる。 18 aの(一)側隔器18aの(十入力が増入力がは、カウェンの差別がよった。 19に接続されている。 19に接続されている。 19に接続は、カウェンスを 11 a、11 bのエミッタ 11 a、11 bのエミッタ。 11 a、11 bのエミッタ。 11 a、11 bのエミッタ。 11 a、11 bのエミッタ。

このようなパルス出力装置において、定電洗回路13の出力を調整して差動論理回路12から出力される出力パルス信号の仮楣を最大箱に固定する。そして、可変減衰器14にてその振幅を減衰させた後、減衰された出力パルス信号のうち交流成分をコンデンサ15を介して出力端子16へ過き、直流成分をインダクタンス17aを介してオ

(発明が解決しようとする問題点)

しかしながら、第5囱に示すようなੑ成のパル ス出力装置においては、未だ解消しなければなら ない次のような問題がある。すなわち、差勤論項 回路12から出力される出力パルスを減衰させる ための可変減衰器14は周波数特性等を考慮して 減衰度を段階的に変化させる構造になっているの で、減度度を連続的に変化させることが風魅であ る。なお、減衰度の変化段階数を多く設定すれば 上記問題は解消されるが、それだけ可変減衰器 14の設備費が上昇する。また、可変減衰器14 から出力されるパルス信号の直流成分を分離する インダクタンス178とオフセット制御回路18 の出力信号を交流成分に合成するインダクタンス 17 0 とは低域通過周波数に限度があり、低域周 複数成分を含んだ信号を完全に伝送できないため に、出力場子16の出力パルス信号波形にサグが 発生する思念がある。

また、スイッチング動作を行わせる基本回路と して、差動論理回路12を使用しているが、その

しかも、差動論理回路12から出力されるパルス信号の波形、最幅、オフセット電圧は常に一定であるので、可変減衰器14以降の回路の振幅、位相等の伝送特性がほぼ平坦な周波数特性を維持する限り、前述の立上り/立下がり時間等の特性は出力パルス信号の振幅変化及びオフセット電圧変化に影響されることはない。

スイッチング素子の数が多くなり、 高速度スイッチング動作が不向きとなる。また、 差動論 理回路 1 2 は 準通関素子の帰還屋が大きくなり、 数少な 浮遊 3 値であっても回路的に 不安定な状態となり、 その不安定性が原因となってリンギング現象が発生する。

・本発明は以上のような実情に基づいてなされたもので、直流から高周波領域までの広い周波数帯域にわたって出力パルス信号の振暢及びオフセット電圧を、入力パルス信号の波形を劣化させずに大幅に可変し得るパルス出力装置を提供することを目的とする。

(問題点を解決するための手段)

本発明によるバルス出力装置によれば、飽和時に多数キャリアの蓄積効果の無いスイッチング条子をソース接地形として構成したソース接地形は理回路と、外部から入力されるオフセット制御信号に応動して前記ソース接地形論理回路のドレイン電圧を決定してオフセット制圧を制御するオフセット制御手段と、外部から入力される振幅制御

住号と前記オフセット制御信号とを加降し、この加算出力信号を用いて前記ソース接地形論理回路のソース接性を規定し、該接地回路の出力低幅を可変する近幅が削手段と、前記加算出力に最適な関して前記ソース接地形論理回路のゲートバイアスを常に最適な値に設定するトラッキング手段とを備え、上記目的を選成せんとするものである。

(作用)

関にはオフセット制御手段24および出力場子 25が接続され、ソース側には虚幅制御手段26 が接続されている。

前記オフセット制御手段24は外部から入力されるオフセット制御信号OFCに応じて前記ソース接地形論連回路21のドレイン電圧を決定しした カパルス信号のオフセット電圧を改変するもセットあって、その具体的構成は、外部ア24aと、この場合のオフセット制御子24aと、この場子24aからのオフセット制御日号OFC。のけて直流電流を保持させるにいる。

前記振幅 初即手段 2 6 は、 振幅 初即信号 A M C とオフセット 制御 信号 O F C とを加算し、 この加算出力信号に基づいて前記ソース接地形論理回路 2 1 の2 日のソース電圧を規定し、 該論 理回路 2 1 の出りパルス信号の虚幅を可変するものであって、 具体的には外部から振幅 初即 信号 A M C が入力される 備子 2 6 a と、この 短子 2 4 a からのオフセッ

(実施例)

は下、本発明の一実施例について第1回を参照して説明する。同図において21は飽和時に多数キャリアの蓄積効果の無いFET21aを用いたソース接地形論理回路であって、このFET21aはスイッチング累子としての機能を有し、かつ、ソース側がコンデンサ21bを介して接地されている。このFET21aのゲート側には入力端子22に入力される入力パルス信号Sinがトラッキング手段23を通って入力され、一方、ドレイン

ト 観 御 信 号 O F C と 嫡 子 2 6 a から の 振 幅 制 御 信 号 A M C と を 加 静 す る 電圧 加 静 越 2 6 b と 、 例 え は 助 幅 度 「 1 」 に 設 定 さ れ た 増 橋 器 2 6 c と に よ り 機 成 さ れ て い る 。

前記トラッキング手段23は、前記電圧加算部 26 b から出力される加算出力信号に応じてソー ス接地形論理回路21のゲートバイアスをシフト し、常に最適なゲートバイアス電圧を維持する様 に動作する機能を持っている。すなわち、トラッ キング手段23は、入力信号がFET21aのゲ ートに直接加わった場合にロジックレベル差を生 じ、かつ、返幅胡伽信号AMC等によってFET 21 aのゲート・ソース間電圧が変化するので、 これらの点に着目してFET21aの動作の安定 化を確保するために設けられたものである。具体 的には、低抗23aおよび23bに流れる電流と 低抗23aとの桶で与えられるレベルシフト電圧 を得るバイアスシフト回路と、前記加算出力信号 の変化に追従させて前記パイアスシフト回路へ流 入すべき電流を制御し、FET21aの最過ゲー

特開館62-245167 (5)

トバイアスを得る期幅器 2 3 c と、高周波信号成分をバイアスするバイアス第子 2 3 d とで構成されている。

27は入力負荷抵抗、28は出力負荷抵抗であ る。

次に、以上のように構成された装置の動作を説明する。今、説明の便宜上、例えばオフセット 訓問信号OFCが零 Vの場合について述える。オフセット訓師信号OFCが零 Vの場合、定電流 ででなる。では、またの状態において出力端子 2 5 から 2 Vの振幅を有する出力パルス信号を得る場合、振幅制御信号 AMCとしては - 2 Vの電圧を端子 2 6 a に供給する。

そうすると、オフセット制御信号電圧が要Vであるので、電圧加維部265からは振幅制御信号 AMCと等価な電圧の加算出力信号が取り出され、増幅器26cに供給される。このとき、一方の増幅器26cは増幅な「1」に設定され、よって振幅制

せって、例えば入力値子22に第2図に示すような入力信号Sinが入力された時、増幅器23cを所定の増幅率にに設定しておけば、振幅制度信号AMCひいては加厚出力信号によって所定の電法がバイアスシフト回路に流入され、この結果、図示する様なシフト電圧Vsだけシフトされ、FET21aの燃和オン電圧Vrと電源電圧Voとの中間電圧が最適バイアス電圧として

増子25から第2図に示すような出力パルス信号 Sout を得ることができる。

次に、振幅1Vの出力パルス信号を得る場合、 端子26aに-1Vの振幅初脚信号AMCを供 する。これによりFET21aのソース電位が -1Vとなり、FET21aのオン・オフ助作に よって1Vの振幅を有する出力パルス信号が得に れる。この時、増幅器23cの出力は振幅制御信 号AMCに応じて変化するので、所定のバイアス 電圧だけシフトし、FET21aのゲートに最適 ゲートバイアス電圧が与えられる。

出力パルス信号の指幅が1Vの時、端子24aに1Vのオフセット制御信号 OF Cを供給すると、この電圧が定電流源24bにより電流変換され、インダクタンス24cを介して出力負荷抵抗28に電流が流れる。このとき、出力負荷抵抗28が例えば50Ωであれば、1Vのオフセット調節信号OF Cに対し20mAの割合となる。この電流により出力負荷抵抗28にオフセット調節信号OF Cにより

次に、第3回は本発明複数の他の実施例を示す 図である。この装置はトラッキング手段235とである。この装置はトラッキング手段23は、具体的には抵抗23ととコンデンサ23fとで積分回路を構成して3日間の選びを取得する直流平均電圧を取得する直流平均電圧を取得する直流平均電圧をFET21aの簡和電圧

特開昭62-245167 (6)

移行時の電圧変化に応じて増減させる電圧増減回 路230と、バイアス電圧源23hと、前記電圧 増減回路出力とバイアス電圧疑23hのバイアス 電圧との加算信号に対し、前記増幅器 2 6 c の出 力電圧を与えてパイアス電圧のシフトを行う電圧 バイパス回路23jとを有し、前記君圧加算部 23 i の出力をパイパス回路23 jを介して FET218のゲートに最適なゲートパイアスな 圧として与える構成である。また、オフセット刻 即手段24としては、増幅器24dと抵抗24e とでオフセット印加回路を構成する様にしたもの である。なお、増幅器240として×2の設幅器 とすれば、オフセット電圧の2倍の定電圧が得ら れ、これが抵抗24eと負荷抵抗28により1歳 のオフセットが印加される。

なお、本発明は、上配実施例に限定されずその 要旨を逸鋭しない範囲で種々変形して実施できる。 (発明の効果)

以上詳記したように本発明によれば、入力信号

22 … 入力 爆子、23 … トラッキング 手段、23 c … 増 幅 器、24 … オフセット 制 御 手段、25 … 出力 増子、26 m 振幅 制 御 手段、26 b … 電圧 加 厚郎、26 c … 増 幅 器。


出願人代理人 弁理士 鈴江武彦

レベルの如何に対す、オフセット対数子のがよった。 が最適のである。 では、カングラート素を与ってスイングート素を与った。 のない。 では、カングラート素をして、カングラート素をして、カングラート素をして、カングラート素をは、カングラーのでは、カングラーでは、カングラーでは、カングラーでは、カングラーでは、カングののでは、カングをは、カングをは、カングをは、カングをは、カングでは、カ


4. 図面の簡単な説明

第1図ないし第2図は本発明に拘るバルス出力装置の一実施例を説明するために示したもので、第1図は本発明装置の一実施例としての構成図、第2図は第1図のトラッキング手段を説明する図、第3図は本発明装置の他の実施例を示す構成図、第4図および第5図はそれぞれ従来装置を説明する構成図である。


21 ··· ソース接地形論理回路、21a ··· FFT.



郑 2 図



第1図



第 3 図

特開昭62-245167 (8)

